포지션 상세
반도체와 컴파일러를 설계하는 스타트업 <리벨리온>에서 인재를 모십니다.
리벨리온은 창업 1년 반 만에 국내 AI 반도체 스타트업들 중 가장 높은 기업가치(3,820억)를 인정받으면서 가장 많은 투자금(1,120억)을 유치하였습니다.
리벨리온은 월스트리트 고객사 및 KT 데이터센터와 상용화를 진행하고 있습니다. 국가과제와 정부지원사업에 집중하는 다른 반도체 스타트업들과 달리, 리벨리온은 확실한 국내외 비지니스 레퍼런스를 구축하면서 독보적인 존재감을 만들어가고 있습니다.
리벨리온은 글로벌 경쟁력을 갖춘 인력들로 업계에 많은 화재를 모았습니다. 2022년 7월 기준으로 24명의 공학박사들(MIT, KAIST, SNU, POSTECH, Penn State, Georgia Tech, etc)을 포함하여, 다양한 커리어를(Morgan Stanley, Space X, IBM TJ Watson, Intel, ARM, Microsoft, Qualcomm, Broadcom, TI, Samsung USA, etc) 가진 55명의 최정예 팀으로 구성되어 있습니다.
대한민국 최고를 넘어 이제는 글로벌 무대에 도전하는 리벨리온의 가슴 뛰는 여정에 함께하실 분들을 기다리고 있습니다. 감사합니다!
• >5 years of experience in physical design
• Experience in one or more synthesis/PnR tools (e.g. DC, ICC)
• Experience in high performance synthesis, PnR
• Experience in one or more static timing tools (e.g., PrimeTime, Tempus).
• Experience with Static Timing Analysis signoff constraint authoring for full-chip level, tapeout signoff requirements, checklists, and associated automation
리벨리온은 창업 1년 반 만에 국내 AI 반도체 스타트업들 중 가장 높은 기업가치(3,820억)를 인정받으면서 가장 많은 투자금(1,120억)을 유치하였습니다.
리벨리온은 월스트리트 고객사 및 KT 데이터센터와 상용화를 진행하고 있습니다. 국가과제와 정부지원사업에 집중하는 다른 반도체 스타트업들과 달리, 리벨리온은 확실한 국내외 비지니스 레퍼런스를 구축하면서 독보적인 존재감을 만들어가고 있습니다.
리벨리온은 글로벌 경쟁력을 갖춘 인력들로 업계에 많은 화재를 모았습니다. 2022년 7월 기준으로 24명의 공학박사들(MIT, KAIST, SNU, POSTECH, Penn State, Georgia Tech, etc)을 포함하여, 다양한 커리어를(Morgan Stanley, Space X, IBM TJ Watson, Intel, ARM, Microsoft, Qualcomm, Broadcom, TI, Samsung USA, etc) 가진 55명의 최정예 팀으로 구성되어 있습니다.
대한민국 최고를 넘어 이제는 글로벌 무대에 도전하는 리벨리온의 가슴 뛰는 여정에 함께하실 분들을 기다리고 있습니다. 감사합니다!
주요업무
In this role, you will be part of our AI SoC design team to deliver the best-in-class digital design implementation solutions for the most cutting-edge technology nodes such as TSMC 7nm or SEC 5nm.자격요건
• Bachelor's degree in Electrical Engineering or equivalent practical experience• >5 years of experience in physical design
• Experience in one or more synthesis/PnR tools (e.g. DC, ICC)
• Experience in high performance synthesis, PnR
• Experience in one or more static timing tools (e.g., PrimeTime, Tempus).
• Experience with Static Timing Analysis signoff constraint authoring for full-chip level, tapeout signoff requirements, checklists, and associated automation