아이에이치더블유-Soc Design Engineer
아이에이치더블유-Soc Design Engineer
1/2
아이에이치더블유경기 용인시경력 1년 이상

Soc Design Engineer

포지션 상세

IHW는 현대 디지털 컴퓨팅 기술의 한계를 극복하기 위해 아날로그 컴퓨팅 기능을 갖춘 진정한 AI(인공지능) 칩 "APU"를 개발하였으며, 세계 최초로 ACiM(Analog Compute in Memory) 기술을 통해 MoibleNet을 시연하였고 이를 통해 한국 유명 투자사들로부터 100억 이상의 투자 유치를 진행 중입니다.

IHW는 현재 주로 초보적인 수준에서만 가능한 아날로그 컴퓨팅 기술을 상업적으로 가능한 수준으로 이끌어내기 위한 최전선에 서 있으며, 자사의 제품이 현재의 하드웨어 장치들(GPU/TPU/NPU)을 뛰어넘어서 새로운 수준의 전력 효율성과 정확도를 제공하는 것을 목표로 하고 있습니다.

자사가 보유한 기술은 엣지 컴퓨팅 및 모바일 장치에서 장치 내 추론을 가능하게 하며, 궁극적으로는 추론에 있어 현재의 GPU와 TPU를 뛰어넘는 기술력을 갖출 것입니다.

주요업무

Full Chip Integration 및 Sub-System 아키텍처 설계

Full chip SoC
• Full chip 및 서브 블록 RTL 통합
• Full chip 레벨의 Front-End 작업 수행
(Lint, CDC, Synthesis, Formal Verification, SDC 스크립트 작성 등)
• Design 환경 및 버전 관리 (EDA Workflow 및 Git 기반 환경 유지)
• IP / Design Kit (DK) / Library 관리

Sub-System 아키텍쳐 설계 및 IP 개발
• CPU Subsystem 설계 (RISC-V 또는 ARM 기반, MMU, Debug Module 등)
• AMBA AXI3/AXI4 기반의 Bus 아키텍처 설계 및 인터커넥트 구성
• Clock / Reset / Power 제어 로직 설계 및 검증
• 주요 Sub-block 개발 (DMA, Peripheral 등)
• System 수준의 성능 분석 및 아키텍처 최적화

자격요건

• Verilog / System Verilog 이용한 RTL 설계 경험
• 주요 EDA 툴 사용 경험
(RTL Simulation, Lint, CDC, Synthesis, Formal Verification 등)
• Design House와의 Back-End 연계 및 지원 경험
• Clock Domain Crossing(CDC)에 대한 명확한 이해 및 실무 경험
• ECO 수행 경험
• 양산 경험

기술 스택 • 툴

태그

마감일

상시채용

근무지역

경기 용인시 수지구 신수로 767, 에이동 12층 1209호,1210호
본 채용정보는 원티드랩의 동의없이 무단전재, 재배포, 재가공할 수 없으며, 구직활동 이외의 용도로 사용할 수 없습니다.
본 채용 정보는 에서 제공한 자료를 바탕으로 원티드랩에서 표현을 수정하고 이의 배열 및 구성을 편집하여 완성한 원티드랩의 저작자산이자 영업자산입니다. 본 정보 및 데이터베이스의 일부 내지는 전부에 대하여 원티드랩의 동의 없이 무단전재 또는 재배포, 재가공 및 크롤링할 수 없으며, 게재된 채용기업의 정보는 구직자의 구직활동 이외의 용도로 사용될 수 없습니다. 원티드랩은 에서 게재한 자료에 대한 오류나 그 밖에 원티드랩이 가공하지 않은 정보의 내용상 문제에 대하여 어떠한 보장도 하지 않으며, 사용자가 이를 신뢰하여 취한 조치에 대해 책임을 지지 않습니다.
<저작권자 (주)원티드랩. 무단전재-재배포금지>