포지션 상세
탑스커뮤니케이션에서 개발하는 국제표준 UAAN(Unmanned Aircraft Area Network)은 탈중앙화(기지국이 없는) 초연결 통신입니다.
이 분야는 2023년 국제표준화 성공의 결과로 전 세계에 처음으로 대두된 통신 분야의 블루 오션입니다.
탑스커뮤니케이션의 황현구 대표는 한국전자통신연구원(ETRI)에서 세계 최초의 탈중앙화 초연결 통신 UAAN을 개발했으며, 공식적으로 실증에 성공했습니다.
(유튜브 참조 - https://www.youtube.com/watch?v=GIN3kdqRH18)
탑스커뮤니케이션은 초연결 UAAN에 대한 원천 기술과 핵심 특허를 확보하고 있으며, 국가의 전폭적인 지지를 받고 있습니다.
(과기부 AI-반도체 이니셔티브 문서에 UAAN 사업 2026년~2030년 진행 명기 및 국토부 제2차 드론산업발전계획 고시문에 UAAN(=ISO/IEC 4005)을 이용한 자율비행 진행 명시, 2025년 약 10억 R&D 확정, 2026년 100억 R&D 예상)
초연결 세상은 LTE와 WiFi를 비롯한 기존 통신으로는 달성할 수 없습니다. 모든 사물에 LTE를 달게 되면, 엄청난 통신비를 감당할 수 없으며, WiFi는 특성상 사물 간 자유로운 통신을 지원할 수 없습니다.
무엇보다도, LTE와 WiFi 모두 배터리 소모가 상당히 크며, 각 사물마다 배터리 대신 전원을 연결할 수도 없습니다.
이에 반하여, UAAN은 통신비가 없고, 배터리 소모도 거의 없는 유일한 초연결 통신이며, 탑스커뮤니케이션은 EVAN 초연결 통신 기술을 가진 유일한 회사입니다.
• EVAN(Evolved wireless ad-hoc network) Wikipedia 등재, UAAN 표준에서 사용하는 핵심 기술
전 세계 유일하게 EVAN 구현 기술과 특허를 확보하고 있어 독점적으로 시장을 지배할 수 있습니다.
우리와 함께 회사를 성장시키고, 성취감을 느끼고, 성과를 이룬 만큼의 정당한 대우를 받고 싶은 열정이 있으신 분들 환영합니다.
• 통신 모델 보드의 주변 회로 인터페이스 프로그래밍
• ASIC 을 위한 블럭 IP 코딩 등
※ 졸업 예정자의 경우 2025.08 까지 학위 취득이 가능하신 분
• 병역필 또는 면제로 해외여행에 결격 사유가 없는 분에 한하여 지원 가능합니다.
• 입사 후 3개월 간 수습기간이 적용되며, 수습기간 동안의 처우는 100% 동일합니다.
• C, C++, Verilog, Linux, FPGA, Xilinx Vivado, Vitis, Altium, Cadence
• FPGA 관련 인터페이스 및 IP 생성
이 분야는 2023년 국제표준화 성공의 결과로 전 세계에 처음으로 대두된 통신 분야의 블루 오션입니다.
탑스커뮤니케이션의 황현구 대표는 한국전자통신연구원(ETRI)에서 세계 최초의 탈중앙화 초연결 통신 UAAN을 개발했으며, 공식적으로 실증에 성공했습니다.
(유튜브 참조 - https://www.youtube.com/watch?v=GIN3kdqRH18)
탑스커뮤니케이션은 초연결 UAAN에 대한 원천 기술과 핵심 특허를 확보하고 있으며, 국가의 전폭적인 지지를 받고 있습니다.
(과기부 AI-반도체 이니셔티브 문서에 UAAN 사업 2026년~2030년 진행 명기 및 국토부 제2차 드론산업발전계획 고시문에 UAAN(=ISO/IEC 4005)을 이용한 자율비행 진행 명시, 2025년 약 10억 R&D 확정, 2026년 100억 R&D 예상)
초연결 세상은 LTE와 WiFi를 비롯한 기존 통신으로는 달성할 수 없습니다. 모든 사물에 LTE를 달게 되면, 엄청난 통신비를 감당할 수 없으며, WiFi는 특성상 사물 간 자유로운 통신을 지원할 수 없습니다.
무엇보다도, LTE와 WiFi 모두 배터리 소모가 상당히 크며, 각 사물마다 배터리 대신 전원을 연결할 수도 없습니다.
이에 반하여, UAAN은 통신비가 없고, 배터리 소모도 거의 없는 유일한 초연결 통신이며, 탑스커뮤니케이션은 EVAN 초연결 통신 기술을 가진 유일한 회사입니다.
• EVAN(Evolved wireless ad-hoc network) Wikipedia 등재, UAAN 표준에서 사용하는 핵심 기술
전 세계 유일하게 EVAN 구현 기술과 특허를 확보하고 있어 독점적으로 시장을 지배할 수 있습니다.
우리와 함께 회사를 성장시키고, 성취감을 느끼고, 성과를 이룬 만큼의 정당한 대우를 받고 싶은 열정이 있으신 분들 환영합니다.
주요업무
• 통신 모델 보드의 모델 FPGA 프로그래밍 및 테스트 (vivado 및 vitis 함께 사용)• 통신 모델 보드의 주변 회로 인터페이스 프로그래밍
• ASIC 을 위한 블럭 IP 코딩 등
자격요건
• 학력: 4년제 정규대학 이상 학위 보유(예정)자※ 졸업 예정자의 경우 2025.08 까지 학위 취득이 가능하신 분
• 병역필 또는 면제로 해외여행에 결격 사유가 없는 분에 한하여 지원 가능합니다.
• 입사 후 3개월 간 수습기간이 적용되며, 수습기간 동안의 처우는 100% 동일합니다.
• C, C++, Verilog, Linux, FPGA, Xilinx Vivado, Vitis, Altium, Cadence
• FPGA 관련 인터페이스 및 IP 생성
