포지션 상세
퀀터라인(Quantaline)은 BOS Semiconductors(보스반도체) 100% 자회사로,
글로벌 고객을 대상으로 초미세공정 기반 SoC의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다.
저희는 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업을 대상으로
삼성 파운드리 2nm / 4nm / 5nm 기반 SoC 프로젝트를 수행하고 있으며,
단순한 Design Service Provider(DSP)가 아닌
실제 제품 수준의 SoC 이슈를 해결하는 기술 조직으로 운영되고 있습니다.
퀀터라인은 보스반도체의 SoC 설계 조직과 긴밀하게 협업하며, 설계–검증–Physical Design–PDI–고객 기술 대응까지
SoC Full Value Chain 경험이 가능한 조직입니다.
현재 Mobility, AI, 고성능 SoC를 중심으로 글로벌 고객 과제를 수행하며 빠르게 성장하고 있습니다.
• Logical & Physical Synthesis 및 Optimization (DC, DCNXT, FC)
• Timing Analysis (STA, SDC Creation 및 Analysis, GCA)
• Power Analysis 및 Low Power Implementation (UPF Creation/Analysis, VCLP, PTPX)
• Formal Verification (Formality)
• Simulation & Debug (VCS, Verdi)
• DFT Implementation
(Memory BIST, SCAN Insertion, ATPG, Tessent MBIST, TestMax)
• Physical Implementation 관점의 SoC 이슈 분석 및 PDI 참여
• Logical / Physical Synthesis 실무 경험자
• Block 또는 Top-level Physical Implementation 경험자
• SDC Creation, Analysis 및 GCA 경험자
• Formal Verification 경험자
• Low Power Design(UPF) 경험자
[자격 요건 (Basic Requirement)]
• Logical & Physical Synthesis 및 Timing / Power Optimization 이해
• SDC 및 Static Timing Analysis(STA) 이해
• UPF 기반 Low Power Design 이해
• ASIC / SoC 설계 Flow 및 설계 방법론 이해
• 유관 업무 경력 3년 이상
• TCL / Perl / Shell / Python 중 하나 이상 Script 활용 가능자
글로벌 고객을 대상으로 초미세공정 기반 SoC의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다.
저희는 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업을 대상으로
삼성 파운드리 2nm / 4nm / 5nm 기반 SoC 프로젝트를 수행하고 있으며,
단순한 Design Service Provider(DSP)가 아닌
실제 제품 수준의 SoC 이슈를 해결하는 기술 조직으로 운영되고 있습니다.
퀀터라인은 보스반도체의 SoC 설계 조직과 긴밀하게 협업하며, 설계–검증–Physical Design–PDI–고객 기술 대응까지
SoC Full Value Chain 경험이 가능한 조직입니다.
현재 Mobility, AI, 고성능 SoC를 중심으로 글로벌 고객 과제를 수행하며 빠르게 성장하고 있습니다.
주요업무
• Physical Implementation (Front-end) 설계 업무• Logical & Physical Synthesis 및 Optimization (DC, DCNXT, FC)
• Timing Analysis (STA, SDC Creation 및 Analysis, GCA)
• Power Analysis 및 Low Power Implementation (UPF Creation/Analysis, VCLP, PTPX)
• Formal Verification (Formality)
• Simulation & Debug (VCS, Verdi)
• DFT Implementation
(Memory BIST, SCAN Insertion, ATPG, Tessent MBIST, TestMax)
• Physical Implementation 관점의 SoC 이슈 분석 및 PDI 참여
자격요건
[경력 요건 (Career Requirement)]• Logical / Physical Synthesis 실무 경험자
• Block 또는 Top-level Physical Implementation 경험자
• SDC Creation, Analysis 및 GCA 경험자
• Formal Verification 경험자
• Low Power Design(UPF) 경험자
[자격 요건 (Basic Requirement)]
• Logical & Physical Synthesis 및 Timing / Power Optimization 이해
• SDC 및 Static Timing Analysis(STA) 이해
• UPF 기반 Low Power Design 이해
• ASIC / SoC 설계 Flow 및 설계 방법론 이해
• 유관 업무 경력 3년 이상
• TCL / Perl / Shell / Python 중 하나 이상 Script 활용 가능자
