텔레칩스-SoC Design Engineer (경력 5년 ~ 10년)
텔레칩스-SoC Design Engineer (경력 5년 ~ 10년)
1/2
텔레칩스경기 성남시경력 4-10년

SoC Design Engineer (경력 5년 ~ 10년)

포지션 상세

"미래 기술의 핵심 칩을 제공함으로써 고객사로부터 신뢰와 만족을 얻도록 꼼꼼하게 그리고 정확하게 수행하는 것이 SoC설계 매니저 업무의 핵심입니다."

SoC설계 매니저는 SoC 과제 개발 단계 중 초기 단계에 파악되어야 할 요구사항, 제품 사양, 필요 기술의 선행 검토 등의 업무를 수행합니다. 또한 Chip 개발에 필요한 IP를 Chip의 기능에 맞게 재구성하고 최적화하며, SoC Chip 설계 요구사항을 만족할 수 있는 Chip Architecture 를 구현하고 IP를 Integration 하여 Chip Top Level Synthesis까지의 설계를 합니다. 이런 설계 Design이 Chip으로 제작될 수 있도록 Design과 Layout 사이에서 전반적인 업무를 수행합니다.

저희 팀은 명확함과 유연함을 가지고 있습니다. 먼저 명확함에 있어서, 각자의 Role이 명확하게 정의되어 있기 때문에 매일 분명한 목표를 가지고 업무를 수행할 수 있습니다. 그리고 유연함에 있어, 그룹 내 조직이 유연하게 운영됩니다. 따라서 본인이 원하는 경우 팀의 Role를 뛰어넘어서 일하며 업무 영역을 확장시킬 수 있습니다. 그룹 내 경험이 풍부한 엔지니어분들이 만으셔서 업무고민이 있다면 언제든 솔루션 가이드를 받을 수 있습니다.

주요업무

• 차량용 SoC(IVI/ADAS 등) 내 디지털 회로 RTL 설계 및 구현
• 설계된 RTL에 대한 합성(Synthesis) 및 타이밍 분석(STA), CDC 검증 수행
• Design for Testability(DFT) 구조 설계 및 테스트 벡터 생성
• 기능/성능/전력(PPA)을 고려한 설계 최적화 및 검증
• 차량용 응용 프로세서 개발을 위한 전반적인 ASIC 설계 업무 수행

자격요건

• 디지털 시스템 및 컴퓨터 아키텍처에 대한 이해
• Verilog HDL을 활용한 RTL 설계 경험 (필수)
• C 언어 기반의 Embedded 환경 이해 및 간단한 코드 작성 가능하신 분
• 관련 전공 학사 학위 이상

기술 스택 • 툴

태그

마감일

상시채용

근무지역

성남시 수정구 금토로 80번길 27
본 채용정보는 원티드랩의 동의없이 무단전재, 재배포, 재가공할 수 없으며, 구직활동 이외의 용도로 사용할 수 없습니다.
본 채용 정보는 에서 제공한 자료를 바탕으로 원티드랩에서 표현을 수정하고 이의 배열 및 구성을 편집하여 완성한 원티드랩의 저작자산이자 영업자산입니다. 본 정보 및 데이터베이스의 일부 내지는 전부에 대하여 원티드랩의 동의 없이 무단전재 또는 재배포, 재가공 및 크롤링할 수 없으며, 게재된 채용기업의 정보는 구직자의 구직활동 이외의 용도로 사용될 수 없습니다. 원티드랩은 에서 게재한 자료에 대한 오류나 그 밖에 원티드랩이 가공하지 않은 정보의 내용상 문제에 대하여 어떠한 보장도 하지 않으며, 사용자가 이를 신뢰하여 취한 조치에 대해 책임을 지지 않습니다.
<저작권자 (주)원티드랩. 무단전재-재배포금지>