포지션 상세
XCENA SoC Proto-Typing를 위한 FPGA Board를 설계하고, 검증합니다.
Verilog and System Verilog RTL design skill
FPGA 설계를 위한 각종 EDA tool 사용 경험(Vivado, OrCAD, PADS 등)
주요업무
XCENA의 주요 IP 들과 FPGA 전용의 IP 들을 FPGA Top Level에서 integration하고 합성(주로 Xilinx 기반 FPGA 활용)합니다. FPGA B’d Level에서 발생하는 문제들을 해결하고, FPGA를 활용한 SoC 검증을 수행합니다. 이 후, 필요 시 inhouse FPGA or ASIC Board 설계를 진행합니다자격요건
전기전자공학 혹은 관련 전공 BS/MS/Ph.DVerilog and System Verilog RTL design skill
FPGA 설계를 위한 각종 EDA tool 사용 경험(Vivado, OrCAD, PADS 등)
