포지션 상세
□ 회사소개
• 퀀터라인(Quantaline)은 BOS Semiconductors(보스반도체) 100% 자회사로, 글로벌 고객을 대상으로 초미세공정 기반 SoC 의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다.
2026 년 3 월, 삼성 파운드리 VDP(Virtual Design Partners)로 공식 선정되었으며, 이는 초미세공정 SoC 설계 및 Physical Implementation / Verification 역량을 글로벌 수준에서 인정받았음을 의미합니다.
• 퀀터라인은 삼성 파운드리의 첨단 공정(2nm / 4nm / 5nm)을 기반으로 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업의 SoC 프로젝트를 수행하고 있으며, 단순한 Design Service Provider(DSP)가 아닌 실제 제품 수준의 SoC 문제를 해결하는 기술 중심 조직으로 운영되고 있습니다. 또한, 보스반도체의 SoC 설계 조직과 긴밀히 협업하여 설계–검증–Physical Design–PDI–고객 대응까지 SoC Full Value Chain 경험이 가능한 엔지니어링 환경을 제공합니다.
• 현재 Mobility, Physical AI, High-Performance SoC 분야에서 글로벌 프로젝트를 수행하며 빠르게 성장하고 있습니다.
□ 조직 및 업무 소개
• 신입 엔지니어는 P&R, Physical Verification, Power Analysis 등 Back-end 영역과 Synthesis, STA, Low Power Design, Formal Verification 등 Front-end 영역을 함께 경험하며 전체 SoC Flow 를 깊이 있게 이해하게 됩니다.
• 이를 기반으로 Physical Design 및 Implementation 관점에서 SoC 이슈를 분석하고, 설계 리더와의 리뷰를 통해 문제 해결 역량을 강화하며, 글로벌 고객 프로젝트에 직접 참여하여 기술 지원을 수행합니다.
• P&R (Floorplan, Placement, CTS, Routing) Flow 학습 및 실무 참여
• Full-chip / Top-level Physical Design 업무 지원
• Physical Verification (DRC / LVS) 수행 및 분석
• Signoff Power Analysis 및 Physical 검증 학습
[Physical Implementation (Front-end)]
• Logical / Physical Synthesis Flow 학습 및 실무 참여
• Timing Analysis (STA) 및 SDC Creation 학습
• Power Analysis 및 Low Power Design(UPF) 기초 수행
• Formal Verification 및 Simulation 지원
• DFT Flow 학습
• ASIC/SoC 설계 및 Physical Design 분야에 대한 관심
• Digital Logic 및 SoC 설계 Flow 에 대한 기본 이해
• Physical Design(P&R) 또는 Synthesis/Timing 에 대한 기초 이해
• 새로운 기술 학습에 적극적인 태도
• 문제 해결에 흥미가 있고 협업이 가능한 분
• 퀀터라인(Quantaline)은 BOS Semiconductors(보스반도체) 100% 자회사로, 글로벌 고객을 대상으로 초미세공정 기반 SoC 의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다.
2026 년 3 월, 삼성 파운드리 VDP(Virtual Design Partners)로 공식 선정되었으며, 이는 초미세공정 SoC 설계 및 Physical Implementation / Verification 역량을 글로벌 수준에서 인정받았음을 의미합니다.
• 퀀터라인은 삼성 파운드리의 첨단 공정(2nm / 4nm / 5nm)을 기반으로 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업의 SoC 프로젝트를 수행하고 있으며, 단순한 Design Service Provider(DSP)가 아닌 실제 제품 수준의 SoC 문제를 해결하는 기술 중심 조직으로 운영되고 있습니다. 또한, 보스반도체의 SoC 설계 조직과 긴밀히 협업하여 설계–검증–Physical Design–PDI–고객 대응까지 SoC Full Value Chain 경험이 가능한 엔지니어링 환경을 제공합니다.
• 현재 Mobility, Physical AI, High-Performance SoC 분야에서 글로벌 프로젝트를 수행하며 빠르게 성장하고 있습니다.
□ 조직 및 업무 소개
• 신입 엔지니어는 P&R, Physical Verification, Power Analysis 등 Back-end 영역과 Synthesis, STA, Low Power Design, Formal Verification 등 Front-end 영역을 함께 경험하며 전체 SoC Flow 를 깊이 있게 이해하게 됩니다.
• 이를 기반으로 Physical Design 및 Implementation 관점에서 SoC 이슈를 분석하고, 설계 리더와의 리뷰를 통해 문제 해결 역량을 강화하며, 글로벌 고객 프로젝트에 직접 참여하여 기술 지원을 수행합니다.
주요업무
[Physical Design (Back-end)]• P&R (Floorplan, Placement, CTS, Routing) Flow 학습 및 실무 참여
• Full-chip / Top-level Physical Design 업무 지원
• Physical Verification (DRC / LVS) 수행 및 분석
• Signoff Power Analysis 및 Physical 검증 학습
[Physical Implementation (Front-end)]
• Logical / Physical Synthesis Flow 학습 및 실무 참여
• Timing Analysis (STA) 및 SDC Creation 학습
• Power Analysis 및 Low Power Design(UPF) 기초 수행
• Formal Verification 및 Simulation 지원
• DFT Flow 학습
자격요건
• 전자/전기/반도체/컴퓨터/시스템 관련 전공• ASIC/SoC 설계 및 Physical Design 분야에 대한 관심
• Digital Logic 및 SoC 설계 Flow 에 대한 기본 이해
• Physical Design(P&R) 또는 Synthesis/Timing 에 대한 기초 이해
• 새로운 기술 학습에 적극적인 태도
• 문제 해결에 흥미가 있고 협업이 가능한 분
