포지션 상세
□ 회사소개
• 퀀터라인(Quantaline)은 BOS Semiconductors(보스반도체) 100% 자회사로, 글로벌 고객을 대상으로 초미세공정 기반 SoC 의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다.
2026 년 3 월, 삼성 파운드리 VDP(Virtual Design Partners)로 공식 선정되었으며, 이는 초미세공정 SoC 설계 및 Physical Implementation / Verification 역량을 글로벌 수준에서 인정받았음을 의미합니다.
• 퀀터라인은 삼성 파운드리의 첨단 공정(2nm / 4nm / 5nm)을 기반으로 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업의 SoC 프로젝트를 수행하고 있으며, 단순한 Design Service Provider(DSP)가 아닌 실제 제품 수준의 SoC 문제를 해결하는 기술 중심 조직으로 운영되고 있습니다. 또한, 보스반도체의 SoC 설계 조직과 긴밀히 협업하여 설계–검증–Physical Design–PDI–고객 대응까지 SoC Full Value Chain 경험이 가능한 엔지니어링 환경을 제공합니다.
• 현재 Mobility, Physical AI, High-Performance SoC 분야에서 글로벌 프로젝트를 수행하며 빠르게 성장하고 있습니다.
• Timing Analysis (STA, SDC, GCA)
• Power Analysis / Low Power Implementation (UPF, PTPX)
• Formal Verification (Formality)
• Simulation & Debug (VCS, Verdi)
• DFT Implementation (MBIST, Scan, ATPG)
• Physical Implementation 관점 PDI 참여
• Block 또는 Top-level Implementation 경험
• SDC/STA, Formal Verification, Low Power (UPF) 경험
• Timing/Power Optimization 이해
• STA/SDC, Low Power 설계 이해
• SoC 설계 Flow 이해
• Script 활용 가능 하신 분
• 유관 분야 경력 3 년 이상
• 퀀터라인(Quantaline)은 BOS Semiconductors(보스반도체) 100% 자회사로, 글로벌 고객을 대상으로 초미세공정 기반 SoC 의 문제 해결(PDI)을 수행하는 전문 엔지니어링 조직입니다.
2026 년 3 월, 삼성 파운드리 VDP(Virtual Design Partners)로 공식 선정되었으며, 이는 초미세공정 SoC 설계 및 Physical Implementation / Verification 역량을 글로벌 수준에서 인정받았음을 의미합니다.
• 퀀터라인은 삼성 파운드리의 첨단 공정(2nm / 4nm / 5nm)을 기반으로 글로벌 자동차 OEM, AI, 데이터센터 및 고성능 시스템 기업의 SoC 프로젝트를 수행하고 있으며, 단순한 Design Service Provider(DSP)가 아닌 실제 제품 수준의 SoC 문제를 해결하는 기술 중심 조직으로 운영되고 있습니다. 또한, 보스반도체의 SoC 설계 조직과 긴밀히 협업하여 설계–검증–Physical Design–PDI–고객 대응까지 SoC Full Value Chain 경험이 가능한 엔지니어링 환경을 제공합니다.
• 현재 Mobility, Physical AI, High-Performance SoC 분야에서 글로벌 프로젝트를 수행하며 빠르게 성장하고 있습니다.
주요업무
• Logical & Physical Synthesis 및 Optimization• Timing Analysis (STA, SDC, GCA)
• Power Analysis / Low Power Implementation (UPF, PTPX)
• Formal Verification (Formality)
• Simulation & Debug (VCS, Verdi)
• DFT Implementation (MBIST, Scan, ATPG)
• Physical Implementation 관점 PDI 참여
자격요건
• Synthesis 실무 경험• Block 또는 Top-level Implementation 경험
• SDC/STA, Formal Verification, Low Power (UPF) 경험
• Timing/Power Optimization 이해
• STA/SDC, Low Power 설계 이해
• SoC 설계 Flow 이해
• Script 활용 가능 하신 분
• 유관 분야 경력 3 년 이상
