포지션 상세
페블스퀘어는 PIM아키텍처를 기반으로 AI 반도체 설계와 AI 솔루션을 개발하는 팹리스 기업입니다. 폰 노이만(Von Neumann)구조의 한계를 극복하기 위해 고성능/초저전력의 PIM기반 AI 반도체를 성공적으로 양산하고, 멀티 코어 AI 반도체를 개발하여 국내외에서 실증 중이며 AI 반도체 상용화와 활용 촉진을 위해 다양한 AI 솔루션을 개발 중입니다.
•Data Converter 설계: SAR ADC, Single-Slope ADC, DAC, Ramp Generator 등 data converter 구조를 설계하고 성능을 최적화합니다.
•Block-Level Analog 설계: Comparator, OP Amp, Bandgap Reference(BGR), reference/bias circuit, ADC calibration 관련 회로 등 핵심 아날로그 블록을 설계하고 검증합니다.
•AMS Simulation 및 검증: PVT corner, transient, AC/DC, noise, linearity, mismatch, Monte Carlo, post-layout simulation 등을 통해 회로 성능과 설계 리스크를 검증합니다.
•Layout 협업 및 Post-layout 검증: Layout Engineer와 협업하여 device matching, symmetry, shielding, parasitic mitigation, noise coupling 방지 등 custom analog layout guideline을 제공하고 PEX 기반 post-layout 성능 검증을 수행합니다.
•Silicon Characterization 및 Debug: Tape-out 이후 test chip 또는 silicon 측정 결과를 분석하고, SNR, SNDR, ENOB, sampling speed, offset, gain error, INL/DNL, power consumption 등 ADC/DAC 성능 지표를 검증·최적화합니다.
•Cross-functional Collaboration: Flash, Digital, Layout, Design Verification, Physical Design, Silicon Bring-up 팀과 협업하여 mixed-signal integration, calibration, interface 검증, silicon debug 업무를 수행합니다.
•문서화 및 설계 리뷰: 설계 사양서, 시뮬레이션 결과, layout guideline, 검증 보고서, silicon characterization report를 작성하고 설계 리뷰에 참여합니다.
•Analog/Mixed-Signal IC 설계 경험: CMOS 기반 아날로그/혼성신호 IC의 transistor-level 설계 및 시뮬레이션 경험을 보유하신 분
•ADC/DAC 또는 Analog IP 경험: SAR ADC, Single-Slope ADC, DAC, Ramp Generator, Comparator, OP Amp, BGR, reference/bias circuit 등 ADC/DAC 또는 관련 Analog IP 설계 경험을 보유하신 분
•EDA Tool 활용 역량: Cadence Virtuoso, Spectre, HSPICE 또는 이에 준하는 analog IC 설계/시뮬레이션 tool 사용 경험을 보유하신 분
•Simulation 역량: PVT corner, noise, mismatch, Monte Carlo, post-layout simulation 등 회로 검증 경험을 보유하신 분
•Layout 이해도: device matching, parasitic effect, shielding, symmetry, noise isolation 등 custom analog layout 고려사항에 대한 이해를 보유하신 분
•학력: 전기전자공학, 반도체공학 또는 관련 전공 학사 이상 학위 보유자
•소프트 스킬: 원활한 커뮤니케이션 역량, 부서 간 협업 능력 그리고 ADC/DAC, Memory Readout, Analog/Mixed-Signal IC 기술에 대한 높은 관심과 이해를 갖춘 분
주요업무
•ADC/DAC 및 Analog IP 설계: Flash 또는 memory-based readout 회로에 적용되는 ADC/DAC 및 관련 Analog IP의 아키텍처 정의, 트랜지스터 레벨 회로설계 및 시뮬레이션을 수행합니다.•Data Converter 설계: SAR ADC, Single-Slope ADC, DAC, Ramp Generator 등 data converter 구조를 설계하고 성능을 최적화합니다.
•Block-Level Analog 설계: Comparator, OP Amp, Bandgap Reference(BGR), reference/bias circuit, ADC calibration 관련 회로 등 핵심 아날로그 블록을 설계하고 검증합니다.
•AMS Simulation 및 검증: PVT corner, transient, AC/DC, noise, linearity, mismatch, Monte Carlo, post-layout simulation 등을 통해 회로 성능과 설계 리스크를 검증합니다.
•Layout 협업 및 Post-layout 검증: Layout Engineer와 협업하여 device matching, symmetry, shielding, parasitic mitigation, noise coupling 방지 등 custom analog layout guideline을 제공하고 PEX 기반 post-layout 성능 검증을 수행합니다.
•Silicon Characterization 및 Debug: Tape-out 이후 test chip 또는 silicon 측정 결과를 분석하고, SNR, SNDR, ENOB, sampling speed, offset, gain error, INL/DNL, power consumption 등 ADC/DAC 성능 지표를 검증·최적화합니다.
•Cross-functional Collaboration: Flash, Digital, Layout, Design Verification, Physical Design, Silicon Bring-up 팀과 협업하여 mixed-signal integration, calibration, interface 검증, silicon debug 업무를 수행합니다.
•문서화 및 설계 리뷰: 설계 사양서, 시뮬레이션 결과, layout guideline, 검증 보고서, silicon characterization report를 작성하고 설계 리뷰에 참여합니다.
자격요건
•경력: Analog/Mixed-Signal IC 설계 분야에서 5년 이상의 실무 경험을 보유하신 분 (관련 전공의 석사 졸업자의 경우 관련 분야 2년 이상의 실무 경험 보유자)•Analog/Mixed-Signal IC 설계 경험: CMOS 기반 아날로그/혼성신호 IC의 transistor-level 설계 및 시뮬레이션 경험을 보유하신 분
•ADC/DAC 또는 Analog IP 경험: SAR ADC, Single-Slope ADC, DAC, Ramp Generator, Comparator, OP Amp, BGR, reference/bias circuit 등 ADC/DAC 또는 관련 Analog IP 설계 경험을 보유하신 분
•EDA Tool 활용 역량: Cadence Virtuoso, Spectre, HSPICE 또는 이에 준하는 analog IC 설계/시뮬레이션 tool 사용 경험을 보유하신 분
•Simulation 역량: PVT corner, noise, mismatch, Monte Carlo, post-layout simulation 등 회로 검증 경험을 보유하신 분
•Layout 이해도: device matching, parasitic effect, shielding, symmetry, noise isolation 등 custom analog layout 고려사항에 대한 이해를 보유하신 분
•학력: 전기전자공학, 반도체공학 또는 관련 전공 학사 이상 학위 보유자
•소프트 스킬: 원활한 커뮤니케이션 역량, 부서 간 협업 능력 그리고 ADC/DAC, Memory Readout, Analog/Mixed-Signal IC 기술에 대한 높은 관심과 이해를 갖춘 분
