포지션 상세
우리 조직은 자율주행 및 로보틱스 분야에 적용되는 고성능 AI 반도체(NPU)의 하드웨어 개발 업무를 수행합니다. 자율주행 및 로보틱스용 AI 워크로드를 동작시키기 위해 아키텍처를 정의하고, 반도체 설계 프로세스에 맞게 RTL을 설계 및 검증하여 NPU 하드웨어를 설계하는 업무를 수행합니다.
• Compiler 팀과의 협업을 통한 마이크로아키텍처 정의
• NPU 하드웨어의 RTL 설계 (연산기, DMA, Buffer, Control 등 NPU 구성 요소)
• PPA(Performance, Power, Area)를 고려한 최적의 RTL 설계
• SoC 개발팀 및 검증팀과 협업하여 시뮬레이션·에뮬레이션에서 나타나는 RTL 관련 문제 분석 및 해결
• Power 및 Area 분석
• Silicon Bring-up 단계에서 실리콘 수준의 NPU 동작 검증 및 실제 동작 환경에서의 문제 해결
• 실리콘 수준에서 SW 팀과 협업하여 NPU 동작 검증
• 3년 이상의 SystemVerilog 또는 Verilog를 사용한 RTL 설계 경험을 보유하신 분
• 마이크로아키텍처 수립부터 전체 RTL 설계까지 IP의 Full lifecycle 경험을 보유하신 분
• Cadence, Synopsys, Siemens Simulation 툴과 Debugging 툴을 사용한 RTL 디버깅 경험을 보유하신 분
• 업계 표준의 Sanity check(LINT, CDC, DFT) 및 Logic Synthesis 툴 사용 경험을 보유하신 분
주요업무
• 딥러닝 워크로드 특성을 반영한 NPU 하드웨어의 마이크로아키텍처 설계 (연산기, Bus, DMA, Buffer, Control)• Compiler 팀과의 협업을 통한 마이크로아키텍처 정의
• NPU 하드웨어의 RTL 설계 (연산기, DMA, Buffer, Control 등 NPU 구성 요소)
• PPA(Performance, Power, Area)를 고려한 최적의 RTL 설계
• SoC 개발팀 및 검증팀과 협업하여 시뮬레이션·에뮬레이션에서 나타나는 RTL 관련 문제 분석 및 해결
• Power 및 Area 분석
• Silicon Bring-up 단계에서 실리콘 수준의 NPU 동작 검증 및 실제 동작 환경에서의 문제 해결
• 실리콘 수준에서 SW 팀과 협업하여 NPU 동작 검증
자격요건
• 전자/컴퓨터공학 분야에서 학사 이상의 학위를 보유하신 분• 3년 이상의 SystemVerilog 또는 Verilog를 사용한 RTL 설계 경험을 보유하신 분
• 마이크로아키텍처 수립부터 전체 RTL 설계까지 IP의 Full lifecycle 경험을 보유하신 분
• Cadence, Synopsys, Siemens Simulation 툴과 Debugging 툴을 사용한 RTL 디버깅 경험을 보유하신 분
• 업계 표준의 Sanity check(LINT, CDC, DFT) 및 Logic Synthesis 툴 사용 경험을 보유하신 분
